• (LVDS/TMDS) da Zynq 7000 a Artix-7 FPGA (PIC) FPGA (Cyclone IV).
• (DES) MicroBlaze (Spartan VI) Spartan VI a
• xc95000 CPLD

Novembre 2016 – Oggi

Figura ricoperta Senior FPGA Design Engineer

Datore di lavoro SEGULA Technologies Italia S.r.l.

Luogo Milano

Principali attività e responsabilità

Redazione di documenti tecnici “Test Description” e “Test Report” di 7 schede facenti parte di un sistema radar avionico in banda X  contenente dispositivi FPGAs Stratix IV, Virtex 6 e DSP.

Luglio 2016 – Novembre 2016

Figura ricoperta Senior FPGA Design Engineer

Datore di lavoro Sanitas EG

Luogo Milano

Principali attività e responsabilità

Porting del design da ProASIC3 a RTAX2000S (simulation regression and timing closure) di una FPGA facente parte di un sistema radar meteorologico e redazione dei documenti di descrizione e reports finali. 

Febbraio 2016 – Giugno 2016

Figura ricoperta Senior FPGA Design Engineer

Datore di lavoro CAMPERA Electronic Systems S.r.l.

Luogo Pisa

Principali attività e responsabilità

Progettazione ed implementazione di moduli RTL e in C su ARM Zynq 7000 e Virtex 6 appartenenti ad un sistema nano-satellite in banda S con interfaccia SPI, modulo FSM per la gestione di operazioni FFT e modulo ComBlock (Modem PSK & Interfaccia RF Transceiver) e test HW di validazione finale del sistema.

Novembre 2014 – Gennaio 2015 Senior FPGA Design Info Solution S.p.A. Vimodrone (MI)

Progettazione ed implementazione dei high-speed links (LVDS/TMDS)
da Zynq 7000 a Artix-7 FPGA su scheda. Progettazione ed implementazione
di un sistema giroscopio a 3 assi contenente un microcontroller (PIC) ed
una FPGA (Cyclone IV).

Febbraio 2014 – Settembre 2014 Senior FPGA Design Akron Milano

Progettazione di FSM e implementazione di Data Encryption Algorithm (DES) su
MicroBlaze (Spartan VI) validazione del prototipo; porting da Spartan VI a
xc95000 CPLD e validazione dellintero apparato.

Settembre 2009 – Dicembre 2013 Senior FPGA Design Engineer Ericsson Sestri Ponente (GE) e Vimodrone (MI)

Principali attivit࠺ Progettazione, implementazione e test di moduli per applicazioni FPGA :
Gestione allarmi e performances  RMON 10GbE LAN (Stratix V GX).
Sviluppo di test bench generatore/analizzatore per i flussi OTU2, OTU2e.
Test su hardware ad-hoc di FRAMER OTN (Virtex VI).
Circuiti di sincronizzazione, macro PCIe, interfaccie smart-I2C e HDLC (Arria II GX).
Debug dei canali DCC e dei moduli scrambler/descrambler in apparati SDH (STM-16) (Virtex V).
Matrice di cross-connessione SDH (STM-16) (Stratix IV GX).
Studio della tecnologia XPIC e porting del codice RTL da Stratix II a Cyclone III (simulation regression and timing closure).
Risultati conseguiti : Progettazione e test di apparati telecom OTN, SDH e 10GbE LAN dove sono state implementate le IP digitali su FPGA. Il porting da Stratix II a Cyclone III ha prodotto un risparmio in termini economici di circa il 15% del intero progetto

Settembre 2007 – Settembre 2009 FPGA and CPLD Design Engineer Alcatel-Lucent Vimercate (MB)

Principali attivit࠺ Progettazione, implementazione e test di moduli per applicazioni FPGA :
Bridge tra data controller e processore di secondo livello con interfacce : I2C, PCIe, ISPB, MOTOROLA e MDIO (Virtex IV).
Implementazione di algoritmi di correzione derrore RS/BCH nel protocollo OTU3 (Stratix IV).
Matrice di cross-connessione SDH (STM-4) (Virtex V).
Di circuiti di controllo e gestione degli allarmi SDH (STM-1 e STM-4) (Virtex IV).
Progettazione di CPLD (Mach XO) con funzionalitࠤi bridge (SPI to I2C, SPI to JTAG e SPI to SPI) e che gestiscono la fase di download dei bitstreams delle FPGAs da memoria flash.
Risultati conseguiti : Progettazione e test di apparati telecom OTN e SDH dove sono state implementate le IP digitali su FPGA e CPLD.

Gennaio 2007 – Settembre 2007 Digital ASIC Design Engineer DORA Aosta (AO)

Principali attivit࠺ Studio del controllo digitale PWM usato nei convertitori DC/DC multifase. Progettazione e implementazione di power management IC di controllers digitali.
Risultati conseguiti : Progettazione ASIC di dispositivi per la gestione dellalimentazione di CPU e GPU implementati in tecnologia BCD6000SD.

Settembre 2006 – Dicembre 2006 Libero Professionista Nuova Azimut Grumento Nova (PZ)

Principali attivit࠺ Progettazione di impianti di alta tensione Alternatore-Trasformatore  e di rilevazione fumi  (ottici ad attenuazione di luce) e studio di fattibilitࠤi centrali basate su fondi rinnovabili.
Risultati conseguiti : Reingegnerizzazione degli impianti di una centrale a gas e progettazione di una centrale fotovoltaica

Marzo 2006 – Settembre 2006 Test Engineer Flextronics Design Monza (MB).

Principali attivit࠺ Studio di metodologie di test pi efficaci. Sviluppo e  implementazione di applicativi per test automatici.
Risultati conseguiti : Validazione di modifiche HW apportate su apparecchiature elettromedicali.

Ottobre 2004 – Dicembre 2005 Stage STMicroelectronics Agrate Brianza (MB)

Principali attivit࠺ Studio degli algoritmi di test di Marinescu  e delle tecniche DfD e DfT. Progettazione e implementazione su ASIC di un dispositivo digitale impiegato per la diagnosi dei difetti nei circuiti microelettronici.
Risultati conseguiti : Progettazione ASIC (eFlash 90nm), usato per validare nuove tecnologie di processo e stesura della tesi dal titolo :Circuito integrato per la diagnosi automatica dei difetti nelle RAM statiche.

Istruzione e Formazione

Dicembre 2005 Titolo della qualifica rilasciata Laurea in Ingegneria Elettronica Istituto di istruzione o formazione Universitࠤegli Studi di Pisa Luogo PISA Principali materie / abilit࠰rofessionali oggetto dello studio Titolo della tesi: Circuito integrato per la diagnosi automatica dei difetti nelle RAM statiche.

Conoscenze linguistiche

Lingua Italiano Capacitࠤi lettura/scrittura Madrelingua Capacitࠤi espressione orale Madrelingua

Lingua INGLESE Capacitࠤi lettura/scrittura Buono Capacitࠤi espressione orale Buono

Lingua FRANCESE Capacitࠤi lettura/scrittura Scolastico Capacitࠤi espressione orale Scolastico

Conoscenze informatiche

VHDL (Ottima)
SDH (Ottima)
OTN (Ottima)
10GbE (Buona)
SONET (Buona)
Verilog (Buona)
QUARTUS II (Ottima)
ISE (Buona)
DIAMOND (Buona)
ISPLever (Buona)
Modelsim (Buona)
Questasim (Buona)
NCSim (Buona)
Qsys (Buona)
Synplify Pro (Buona)
Precision (Buona)
PCIe (Buona)
MDIO (Buona)
MDIO (Buona)
I2C (con clock stretching) (Buona)
GMII e XGMII (Buona)
Avalon MM (Buona)
HDLC (Buona)
Dev-C++ (Buona)
Oscilloscopio digitale, Generatore di funzioni, Spectrum Analyser (Buona)
Multimetro digitale, Alimentatori da banco, Generatore SDH/OTN (Buona)