• FPGA

Gentile responsabile delle risorse umane Mi chiamo *** **** e utilizzo logiche programmabili FPGA (Xilinx,Altera,Actel) impiegando tali risorse sia in ambito scientifico che in altri ambiti (TLC ed attualmente nel campo Spazio&Difesa). Il mio lavoro consiste nello studio preliminare di specifiche di sistema e successivamente nella progettazione di architetture hardware mediante logiche programmabili FPGA (Field Programmable Gate Array) e SOPC (System On Programmable Chip), utilizzando prevalentemente il linguaggio VHDL e seguendo direttive DO-254-D e ECSS-Q-60-02A. Inoltre, ho maturato esperienze di coordinamento tra team di sistemisti e team di sviluppo, responsabile di integrazione di progetto e team di sviluppo, test di PCB utilizzando strumentazione da laboratorio e stesura di documentazione tecnica in lingua inglese. Desidero pertanto sottoporre alla Sua cortese attenzione il mio curriculum, avendo ritenuto di possedere le competenze appropriate per avanzare la mia candidatura. Distinti saluti. *** ****

01/11/2015 – in progress. Base-band system engineer, FPGA developer (VHDL/Verilog code).

Consortium WISH (MBDA Systems, Seconda Università di Napoli, Medinok s.p.a.)

Xilinx VIVADO design tools (ver. 2015.4.1), Xilinx Virtex-7 VC707 carrier board, Analog Devices FMCDAQ2-EBZ DAC/ADC boards, Psternack 60GHz (Tx/Rx) development system

Produced documentation:

·         FPGA Requirements Specification

·         FPGA Data Sheet

·         FPGA Design Verification Document.

Design and development of FPGA firmware for base-band “wireless connector” system:

·         Analog Devices FMCDAQ2 interface:

  Xilinx JESD208b IP core (sub-mode 1)

 AD9680 (ADC 1Gsps) SPI set-up

 AD9144 (DAC 2.8Gsps) SPI set-up

  AD9532-1 (low jitter clock generator) SPI set-up

·         IPrium Multi-gigabit IP core (QPSK modem @ 250MSps and 16QAM @250MSps) integration

·         AXI4-LITE and AXI4-Streaming bridge (VHDL code)

·         Master Control Unit for system management (VHDL code)

·         UART user interface for system set-up (VHDL code)

·         Ethernet protocol (MAC layer) for data input/output (VHDL code)

·         Python GUI tool for UART management